(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-94444

(43)公開日 平成7年(1995)4月7日

(51) Int.Cl.⁶

識別記号

庁内整理番号

技術表示箇所

H 0 1 L 21/28 21/203 3 0 1 H 7376-4M

S 8122-4M

21/266

HO1L 21/265

FΙ

M

審査請求 未請求 請求項の数38 FD (全 14 頁)

(21)出願番号

特顯平5-257657

(22)出願日

平成5年(1993)9月21日

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 内堀 千尋

京都府京都市右京区嵯峨釈迦堂門前裏柳町

30 - 33

(72)発明者 村上 正紀

京都府京都市左京区吉田本町 京都大学工

学部金属加工学教室内

(72)発明者 大槻 徽

京都府京都市左京区吉田本町 京都大学工

学部金属加工学教室内

(74)代理人 弁理士 杉浦 正知


最終頁に続く


(54) 【発明の名称】 オーミック電極の形成方法およびオーミック電極形成用積層体


(57)【要約】


【目的】 GaAs系半導体などのIII-V族化合物半導体に対する実用的に満足しうる特性を有するオーミック電極を実現する。

【構成】 n+ 型G a A s 基板 1 上に、スパッタリング 法などにより非単結晶 I n A s 層 3、N i 薄膜 4、W S i 薄膜 5 およびW 薄膜 6 を順次形成し、これらをリフト オフなどによりパターニングしてオーミック電極形成用 積層体を形成した後、まず例えば300℃で30分間熱処理を行い、その後例えば650℃で1秒間熱処理を行うことにより、オーミック電極7を形成する。









【特許請求の範囲】

【請求項1】 III-V族化合物半導体基体上に、非単結晶半導体層および金属または金属間化合物から成る薄膜であって、上記非単結晶半導体層および上記薄膜のうちの少なくとも一方は少なくとも上記非単結晶半導体層に対してドナーとなる不純物を含み、かつ、上記非単結晶半導体層と上記薄膜との間のエネルギー障壁の高さは上記III-V族化合物半導体基体と上記薄膜との間のエネルギー障壁の高さよりも低いものを順次形成する工程と、上記非単結晶半導体層および上記薄膜が形成された上記 10 III-V族化合物半導体基体を熱処理する工程とを有することを特徴とするオーミック電極の形成方法。

【請求項2】 上記非単結晶半導体層をスパッタリング 法により形成するようにしたことを特徴とする請求項1 記載のオーミック電極の形成方法。

【請求項3】 上記非単結晶半導体層および上記薄膜をスパッタリング法により形成するようにしたことを特徴とする請求項1記載のオーミック電極の形成方法。

【請求項4】 上記III-V族化合物半導体基体はn型であることを特徴とする請求項1、2または3記載のオーミック電極の形成方法。

【請求項5】 上記III-V族化合物半導体基体および上 記非単結晶半導体層の融点は900℃以上であることを 特徴とする請求項1、2、3または4記載のオーミック 電極の形成方法。

【請求項6】 上記III-V族化合物半導体基体はGaAs、AlGaAsまたはInGaAsから成ることを特徴とする請求項1、2、3、4または5記載のオーミック電極の形成方法。

【請求項7】 上記非単結晶半導体層は非単結晶 I n A s 層または非単結晶 I n G a A s 層であることを特徴とする請求項1、2、3、4、5または6記載のオーミック電極の形成方法。

【請求項8】 上記薄膜は金属薄膜および上記金属薄膜上に形成された高融点金属シリサイド薄膜を有することを特徴とする請求項1、2、3、4、5、6または7記載のオーミック電極の形成方法。

【請求項9】 上記高融点金属シリサイド薄膜上にさら に高融点金属薄膜が形成されていることを特徴とする請 求項8記載のオーミック電極の形成方法。

【請求項10】 上記金属薄膜はNi薄膜またはCo薄膜であり、上記高融点金属シリサイド薄膜はWSi薄膜であることを特徴とする請求項8または9記載のオーミック電極の形成方法。

【請求項11】 上記髙融点金属薄膜はW薄膜であることを特徴とする請求項9記載のオーミック電極の形成方法。

【請求項12】 上記薄膜は少なくとも上記非単結晶半 導体層に対してドナーとなる不純物を含む金属薄膜およ び上記金属薄膜上に形成された高融点金属薄膜を有する ことを特徴とする請求項1、2、3、4、5、6または7記載のオーミック電極の形成方法。

【請求項13】 上記金属薄膜はNi薄膜またはCo薄膜であり、上記高融点金属薄膜はW薄膜であることを特徴とする請求項12記載のオーミック電極の形成方法。

【請求項14】 上記薄膜は金属薄膜、少なくとも上記 非単結晶半導体層に対してドナーとなる不純物から成る 薄膜および上記薄膜上に形成された高融点金属薄膜を有 することを特徴とする請求項1、2、3、4、5、6ま たは7記載のオーミック電極の形成方法。

【請求項15】 上記金属薄膜はNi薄膜またはCo薄膜であり、上記高融点金属薄膜はW薄膜であることを特徴とする請求項14記載のオーミック電極の形成方法。

【請求項16】 上記非単結晶半導体層は少なくとも上記非単結晶半導体層に対してドナーとなる不純物を含み、かつ、上記薄膜は金属薄膜および上記金属薄膜上に形成された高融点金属薄膜を有することを特徴とする請求項1、2、3、4、5、6または7記載のオーミック電極の形成方法。

20 【請求項17】 上記金属薄膜はNi薄膜またはCo薄膜であり、上記髙融点金属薄膜はW薄膜であることを特徴とする請求項16記載のオーミック電極の形成方法。

【請求項18】 上記不純物はSi、Ge、Teおよび Snから成る群より選ばれた少なくとも一種の不純物で あることを特徴とする請求項1~17のいずれか一項記載のオーミック電極の形成方法。

【請求項19】 上記熱処理の温度は900℃以下であることを特徴とする請求項1~18のいずれか一項記載のオーミック電極の形成方法。

) 【請求項20】 上記熱処理の工程は200〜400℃ の温度での第1の熱処理の工程と500〜900℃の温 度での第2の熱処理の工程とから成ることを特徴とする 請求項1〜18のいずれか一項記載のオーミック電極の 形成方法。

【請求項21】 III-V族化合物半導体基体上に順次形成された、非単結晶半導体層および金属または金属間化合物から成る薄膜であって、上記非単結晶半導体層および上記薄膜のうちの少なくとも一方は少なくとも上記非単結晶半導体層に対してドナーとなる不純物を含み、かつ、上記非単結晶半導体層と上記薄膜との間のエネルギー障壁の高さは上記III-V族化合物半導体基体と上記薄膜との間のエネルギー障壁の高さよりも低いものから成るオーミック電極形成用積層体。

【請求項22】 上記非単結晶半導体層はスパッタリング法により形成されたものであることを特徴とする請求項21記載のオーミック電極形成用積層体。

【請求項23】 上記非単結晶半導体層および上記薄膜はスパッタリング法により形成されたものであることを特徴とする請求項21記載のオーミック電極形成用積層体。

2

50

40

(3)

【請求項24】 上記III-V族化合物半導体基体はn型 であることを特徴とする請求項21、22または23記 載のオーミック電極形成用積層体。

【請求項25】 上記III-V族化合物半導体基体および 上記非単結晶半導体層の融点は900℃以上であること を特徴とする請求項21、22、23または24記載の オーミック電極形成用積層体。

【請求項26】 上記III-V族化合物半導体基体はGa As、A1GaAsまたはInGaAsから成ることを 特徴とする請求項21、22、23、24または25記 10 載のオーミック電極形成用積層体。

【請求項27】 上記非単結晶半導体層は非単結晶 I n As層または非単結晶InGaAs層であることを特徴 とする請求項21、22、23、24、25または26 記載のオーミック電極形成用積層体。

【請求項28】 上記薄膜は金属薄膜および上記金属薄 膜上に形成された髙融点金属シリサイド薄膜を有するこ とを特徴とする請求項21、22、23、24、25、 26または27記載のオーミック電極形成用積層体。

上記高融点金属シリサイド薄膜上にさ 20 【請求項29】 らに高融点金属薄膜が形成されていることを特徴とする 請求項28記載のオーミック電極形成用積層体。

【請求項30】 上記金属薄膜はNi薄膜またはCo薄 膜であり、上記髙融点金属シリサイド薄膜はWSi薄膜 であることを特徴とする請求項28または29記載のオ ーミック電極形成用積層体。

【請求項31】 上記髙融点金属薄膜はW薄膜であるこ とを特徴とする請求項29記載のオーミック電極形成用 積層体。

【請求項32】 上記薄膜は少なくとも上記非単結晶半 導体層に対してドナーとなる不純物を含む金属薄膜およ び上記金属薄膜上に形成された高融点金属薄膜を有する ことを特徴とする請求項21、22、23、24、2 5、26または27記載のオーミック電極形成用積層 体。

上記金属薄膜はNi薄膜またはCo薄 【請求項33】 膜であり、上記髙融点金属薄膜はW薄膜であることを特 徴とする請求項32記載のオーミック電極形成用積層 体。

【請求項34】 上記薄膜は金属薄膜、少なくとも上記 40 非単結晶半導体層に対してドナーとなる不純物から成る 薄膜および上記薄膜上に形成された高融点金属薄膜を有 することを特徴とする請求項21、22、23、24、 25、26または27記載のオーミック電極形成用積層 体。

上記金属薄膜はNi薄膜またはCo薄 【請求項35】 膜であり、上記髙融点金属薄膜はW薄膜であることを特 徴とする請求項34記載のオーミック電極形成用積層

【請求項36】

記非単結晶半導体層に対してドナーとなる不純物を含 み、かつ、上記薄膜は金属薄膜および上記金属薄膜上に 形成された高融点金属薄膜を有することを特徴とする請 求項21、22、23、24、25、26または27記 載のオーミック電極形成用積層体。

上記金属薄膜はNi薄膜またはCo薄 【請求項37】 膜であり、上記髙融点金属薄膜はW薄膜であることを特 徴とする請求項34記載のオーミック電極形成用積層

上記不純物はSi、Ge、Teおよび 【請求項38】 Snから成る群より選ばれた少なくとも一種の不純物で あることを特徴とする請求項21~37のいずれか一項 記載のオーミック電極形成用積層体。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、オーミック電極の形 成方法およびオーミック電極形成用積層体に関し、特 に、III-V族化合物半導体に対するオーミック電極の形 成に適用して好適なものである。

[0002]

【従来の技術】化合物半導体を用いたFETなどのデバ イスの髙性能化や信頼性の向上を図る上で、オーミック 電極の接触抵抗の低減や熱安定性の向上は重要な課題で ある。しかしながら、化合物半導体、特にGaAs系半 導体などのIII-V族化合物半導体に対するオーミック電 極は、上記の要求を満足するものが得られていないのが 現状である。

【0003】現在、GaAs系半導体に対するオーミッ ク電極の材料として最もよく用いられているものは、A uGe/Niである。このAuGe/Niをオーミック 電極の材料として用いた場合には、400~500℃の 熱処理により、GaAs系半導体とオーミック接触する オーミック電極を形成することができる。

【0004】このようにAuGe/Niをオーミック電 極の材料として用いる場合の最も大きな問題は、この材 料を用いて形成されるオーミック電極の熱安定性が悪い ことである。すなわち、AuGe/Ni中にAuが多量 に含まれている(通常用いられるAuGe中には88% のAuが含まれている)ことにより、400℃以上の温 度でGaAsとAuとが反応してβ-AuGa(六方最 密 (HCP) 構造で融点Tm = 3 7 5 ℃) が形成される ため、オーミック電極の接触抵抗は低下するものの、熱 安定性は劣化する。その結果、オーミック電極形成後に 行われる化学気相成長(CVD)などの高温プロセスに よりデバイス特性の劣化が引き起こされる。

【0005】この問題を図12に示すGaAs JFE Tの製造プロセスを例にとって具体的に説明すると次の ようになる。すなわち、この製造プロセスでは、まず、 図12Aに示すように、半絶縁性GaAs基板101中 上記非単結晶半導体層は少なくとも上 50 に、n型不純物の選択的なイオン注入およびその後の熱

40

6

処理により n型チャネル層102を形成する。次に、半 絶縁性GaAs基板101の全面にSi3 N4 膜のよう な絶縁膜103を形成した後、この絶縁膜103の所定 部分をエッチング除去して開口103 aを形成する。こ の後、この開口103aを通じてn型チャネル層102 中にp型不純物としてZnを拡散させることによりp+ 型ゲート領域104を形成する。次に、図12Bに示す ように、絶縁膜103の所定部分をエッチング除去して 開口103b、103cを形成した後、開口103a、 103b、103cの部分におけるn型チャネル層10 2 LにAuGe/Niを材料として用いてそれぞれゲー ト電極、ソース電極およびドレイン電極としてのオーミ ック電極105、106、107を形成する。次に、図 12 Cに示すように、それぞれオーミック電極106、 107と接続された一層目の配線108、109を形成 する。次に、図12Dに示すように、後述の二層目の配 線との電気的絶縁のための例えばSi3 N4膜のような 層間絶縁膜110をCVD法により全面に形成した後、 この層間絶縁膜110の所定部分をエッチング除去して 開口110a、110bを形成する。ここで、この層間 絶縁膜110をCVD法により形成する際に400℃近 い髙温プロセスを経るため、デバイス特性の劣化が生じ るのである。二層目の配線を形成するには、二層目の配 線のコンタクト部などを除いた部分の表面に例えばレジ スト111を形成する。次に、全面に二層目の配線形成 用の材料を形成した後、レジスト111を除去する。こ れによって、図12Eに示すように、二層目の配線11 2、113がエアーブリッジ配線として形成される。 【0006】上述のようにオーミック電極の材料として

【0006】上述のようにオーミック電極の材料として AuGe/Niを用いた場合には、上記の問題のほか に、 $GaAsとAuとの反応により<math>\beta-AuGa$ が形成 されることにより、オーミック電極の表面の面荒れが生じ、これが後の微細加工を行う上で大きな問題となって いる。

【0007】これらの問題を解決するために、これまで に種々のオーミック電極材料の研究が行われている。と ころで、オーミック接触を考えた場合、最も理想的とさ れるのは、図13に示すように、電極金属との界面にお けるエネルギー障壁を低下させ、上述の β - A u G a oような低融点の化合物を含まない金属でオーミック接触 を得ることである。なお、図13において、Ec および Ev はそれぞれ伝導帯の下端のエネルギーおよび価電子 帯の上端のエネルギー、EF はフェルミエネルギーを示 す。このような構造のオーミック電極は、有機金属化学 気相成長 (MOCVD) 法などのエピタキシャル成長法 によりGaAs基板上にInx Ga1-xAs層を低エネ ルギー障壁の中間層として形成し、その上に電極金属を 形成することにより得られている。しかしながら、この ような構造のオーミック電極を得るために、MOCVD 装置などのエピタキシャル成長装置を用いることは、プ ロセスウィンドウを小さくし、また、量産性も悪くする。

【0008】このような問題を解決するために、低エネルギー障壁の中間層としてのInAs層をInAsをターゲットとして用いたスパッタリング法により形成するとともに、W薄膜およびNi薄膜は電子ビーム蒸着法を用いて形成して、InAs/W構造、InAs/Ni/W構造、Ni/InAs/Ni/W構造などの積層体をGaAs基板上に形成し、その後に熱処理を行うことにより、熱安定性が良好なオーミック電極を形成することができることが報告されている(J. Appl. Phys. 68, 2475(1990))。図14はその一例を示し、n型GaAs基板200上にスパッタリング法によりInAs層201を形成し、さらにこのInAs層201上にNi薄膜202およびW薄膜203を順次形成した後、熱処理を行うことによりオーミック電極を形成する。

【0009】この方法は、InAs層201の形成に高速で成膜を行うことができるスパッタリング法を用いているので、非常に量産性に優れている。また、このオーミック電極は、その最上層に高融点金属であるW薄膜203を用いていることから、このオーミック電極に接続する金属配線の材料としてA1、Auといったあらゆる金属をバリアメタルを用いることなく利用することができるなど、プロセスの自由度も大きい。しかしながら、この方法では、InAs層201中にドナーとなるができるいことや、熱処理時に微量のInがW薄膜203上に拡散することができないという大きな問題を有している。また、熱処理時にInがW薄膜203上に拡散する結果、オーミック電極の表面が荒れ、モフォロジーが極めて悪くなるという問題もある。

[0010]

【発明が解決しようとする課題】上述のように、従来の G a A s 系半導体に対するオーミック電極はいずれも不満足なものであるため、実用上満足しうる特性を有する オーミック電極の実現が望まれていた。

【0011】従って、この発明の目的は、GaAs系半導体その他のIII-V族化合物半導体に対する、実用的に満足しうる特性を有するオーミック電極を容易に、しかも高い生産性で形成することができるオーミック電極の形成方法を提供することにある。

【0012】この発明の他の目的は、GaAs系半導体その他のIII-V族化合物半導体に対する、実用的に満足しうる特性を有するオーミック電極を容易に形成することができるオーミック電極形成用積層体を提供することにある。

[0013]

【課題を解決するための手段】上記目的を達成するために、この発明によるオーミック電極の形成方法は、III-V族化合物半導体基体(1)上に、非単結晶半導体層

₩ 48 HD

(3) および金属または金属間化合物から成る薄膜 (4、5、6) であって、非単結晶半導体層(3) および薄膜(4、5、6) のうちの少なくとも一方は少なくとも非単結晶半導体層(3) に対してドナーとなる不純物を含み、かつ、非単結晶半導体層(3) と薄膜(4、5、6) との間のエネルギー障壁の高さはIII-V族化合物半導体基体(1) と薄膜(4、5、6) との間のエネルギー障壁の高さよりも低いものを順次形成する工程と、非単結晶半導体層(3) および薄膜(4、5、6)が形成されたIII-V族化合物半導体基体(1) を熱処理 10 する工程とを有する。

【0014】ここで、III-V族化合物半導体基体は、好適には、融点が900℃以上であるものである。このIII-V族化合物半導体基体には、例えばGaAs、A1GaAs、InGaAs などから成る基板または層が含まれる。また、このIII-V族化合物半導体基体がn型である場合、このIII-V族化合物半導体基体中にはドナーとなる不純物として、例えばSi、Ge、Te、Sn などが含まれる。これらのドナーとなる不純物は、例えばイオン注入、液相エピタキシー(LPE)、分子線エピタキシー(MBE)、有機金属気相エピタキシー(MOV PE)などの方法によりIII-V族化合物半導体基体中に導入される。

【0015】非単結晶半導体層は、好適には、融点が9 00℃以上であるものである。この非単結晶半導体層に は、非単結晶InAs層や非単結晶InGaAs層など が含まれる。ここで、「非単結晶」とは、単結晶ではな く、多結晶または非晶質であることを意味する。この非 単結晶半導体層は、好適には、スパッタリング法により 形成されるが、他の方法、例えば真空蒸着法、特に電子 ビーム蒸着法によって形成してもよい。この非単結晶半 導体層をスパッタリング法により形成する場合には、タ ーゲットとしてこの非単結晶半導体層と同一の半導体材 料から成る単一のターゲットを用いた通常のスパッタリ ング法を用いることができるほか、この非単結晶半導体 層の各構成元素から成る複数のターゲットを用いた同時 スパッタリング法を用いることもできる。また、単一の ターゲットを用いる場合にはそのターゲットとして非単 結晶半導体層に対してドナーとなる不純物を含むものを 用い、複数のターゲットを用いる場合にはその少なくと 40 も一つのターゲットとして非単結晶半導体層に対してド ナーとなる不純物を含むものを用いることにより、ドナ ーとなる不純物を含む非単結晶半導体層を形成すること ができる。

【0016】III-V族化合物半導体基体と非単結晶半導体層との間には、非単結晶半導体層のIII-V族化合物半導体基体に対する濡れ性を向上させるためなどの目的で、例えばNi薄膜のような金属薄膜を形成してもよい。この金属薄膜としては、非単結晶半導体層に対してドナーとなる不純物を含むものを用いてもよい。

【0017】この発明によるオーミック電極の形成方法 の一実施形態においては、非単結晶半導体層上の薄膜 は、金属薄膜およびこの金属薄膜上に形成された高融点 金属シリサイド薄膜を有する。この場合、金属薄膜は、 より低い温度での熱処理により低い接触抵抗のオーミッ ク電極を形成することができるようにするためなどの理 由により用いられる。また、髙融点金属シリサイド薄膜 は、それに含まれるSiを非単結晶半導体層に対してド ナーとなる不純物としてこの非単結晶半導体層中に拡散 させるための不純物拡散源として用いられるほか、熱処 理時に非単結晶半導体層の構成元素、例えばInが電極 表面側に拡散するのを防止するために用いられる。この 髙融点金属シリサイド薄膜上には、オーミック電極のシ ート抵抗の低減を図るためや、バリアメタルを用いるこ となくオーミック電極に金属配線を接続することができ るようにするためなどの理由により、好適には、高融点 金属シリサイド薄膜に比べて抵抗率が低く、しかも配線 に用いられる材料との反応が起こりにくい高融点金属薄 膜が形成される。ここで、金属薄膜としてはNi薄膜や Co薄膜を用いることができる。また、高融点金属シリ サイド薄膜としてはWSi薄膜のほか、MoSi薄膜、 TaSi薄膜などを用いることができる。さらに、高融 点金属薄膜としては、W薄膜のほか、Mo薄膜、Ta薄 膜などを用いることができる。

【0018】この発明によるオーミック電極の形成方法 の他の実施形態においては、非単結晶半導体層上の薄膜 は、少なくとも非単結晶半導体層に対してドナーとなる 不純物を含む金属薄膜およびこの金属薄膜上に形成され た高融点金属薄膜を有する。この場合、少なくとも非単 結晶半導体層に対してドナーとなる不純物を含む金属薄 膜は、より低い温度での熱処理により低い接触抵抗のオ ーミック電極を形成することができるようにするために 用いられるほか、非単結晶半導体層に対してドナーとな る不純物をこの非単結晶半導体層中に拡散させるための 不純物拡散源として用いられる。高融点金属薄膜は、オ ーミック電極のシート抵抗の低減を図るためや、バリア メタルを用いることなくオーミック電極に金属配線を接 続することができるようにするためなどの理由により用 いられる。ここで、金属薄膜としてはNi薄膜やCo薄 膜を用いることができる。また、高融点金属薄膜として は、W薄膜のほか、Mo薄膜、Ta薄膜などを用いるこ とができる。

【0019】この発明によるオーミック電極の形成方法の他の実施形態においては、非単結晶半導体層上の薄膜は、金属薄膜、少なくとも非単結晶半導体層に対してドナーとなる不純物から成る薄膜およびこの薄膜上に形成された高融点金属薄膜を有する。この場合、金属薄膜は、より低い温度での熱処理により低い接触抵抗のオーミック電極を形成することができるようにするためなどの理由により用いられる。少なくとも非単結晶半導体層

に対してドナーとなる不純物から成る薄膜は、非単結晶 半導体層に対してドナーとなる不純物をこの非単結晶半 導体層中に拡散させるための不純物拡散源として用いら れる。高融点金属薄膜は、オーミック電極のシート抵抗 の低減を図るためや、バリアメタルを用いることなくオ ーミック電極に金属配線を接続することができるように するためなどの理由により用いられる。ここで、金属薄 膜としてはNi薄膜やCo薄膜を用いることができる。 また、高融点金属薄膜としては、W薄膜のほか、Mo薄 膜、Ta薄膜などを用いることができる。

【0020】この発明によるオーミック電極の形成方法の他の実施形態においては、非単結晶半導体層は少なくとも非単結晶半導体層に対してドナーとなる不純物を含み、かつ、非単結晶半導体層上の薄膜は、金属薄膜およびこの金属薄膜上に形成された高融点金属薄膜を有する。この場合、金属薄膜は、より低い温度での熱処理により低い接触抵抗のオーミック電極を形成することができるようにするためなどの理由により用いられる。高融点金属薄膜は、オーミック電極のシート抵抗の低減を図るためや、バリアメタルを用いることなくオーミック電極に金属配線を接続することができるようにするためなどの理由により用いられる。ここで、金属薄膜としては、V薄膜のほか、Mo薄膜、Ta薄膜などを用いることができる。

【0021】なお、上記の高融点金属薄膜上には、オーミック電極のシート抵抗の低減を図る見地から、必要に応じて、例えばA1薄膜、Au薄膜、Au/Ti薄膜などを形成してもよい。

【0022】非単結晶半導体層上の薄膜、すなわち金属 薄膜、髙融点金属シリサイド薄膜、髙融点金属薄膜など は、スパッタリング法や、真空蒸着法、特に電子ビーム 蒸着法によって形成することができる。これらの金属薄 膜、髙融点金属シリサイド薄膜、髙融点金属薄膜などを スパッタリング法により形成する場合には、ターゲット としてこれらと同一の材料から成る単一のターゲットを 用いた通常のスパッタリング法を用いることができるほ か、これらの各構成元素から成る複数のターゲットを用 いた同時スパッタリング法を用いることもできる。ま た、これらの金属薄膜、髙融点金属シリサイド薄膜、髙 40 融点金属薄膜などを真空蒸着法により形成する場合に は、これらと同一の材料から成る単一の蒸着源またはこ れらの各構成元素から成る複数の蒸着源を用いることが できる。さらに、高融点金属薄膜は、場合によってはC VD法により形成してもよい。

【0023】非単結晶半導体層に対してドナーとなる不純物としては、Si、Ge、TeおよびSnから成る群より選ばれた一種または複数種の不純物を用いることができる。これらの不純物は、III-V族化合物半導体基体に対してもドナーとなるものである。

【0024】この発明によるオーミック電極の形成方法において、熱処理の温度は、非単結晶半導体層を結晶化させることができる温度に選ばれるが、この温度は、使用されるIII-V族化合物半導体基体や非単結晶半導体層の融点との兼ね合いなどにより、好適には、900℃以下に選ばれる。また、この熱処理は、好適には、二段階にわたって行われる。具体的には、一回目の熱処理を二回目の熱処理の温度よりも低い温度、例えば200~400℃の温度で行い、その後、二回目の熱処理を500~900℃の温度で行う。

【0025】この発明によるオーミック電極形成用積層体は、III-V族化合物半導体基体(1)上に順次形成された、非単結晶半導体層(3)および金属または金属間化合物から成る薄膜(4、5、6)であって、非単結晶半導体層(3)および薄膜(4、5、6)のうちの少なくとも一方は少なくとも非単結晶半導体層(3)に対してドナーとなる不純物を含み、かつ、非単結晶半導体層(3)と薄膜(4、5、6)との間のエネルギー障壁の高さはIII-V族化合物半導体基体(1)と薄膜(4、5、6)との間のエネルギー障壁の高さよりも低いものから成る。

【0026】この発明によるオーミック電極形成用積層体において、III-V族化合物半導体基体、非単結晶半導体層、金属または金属間化合物から成る薄膜、非単結晶半導体層に対してドナーとなる不純物などやその他のことは、この発明によるオーミック電極の形成方法の説明において述べたと同様である。

[0027]

【作用】上述のように構成されたこの発明によるオーミ ック電極の形成方法によれば、非単結晶半導体層および 金属または金属間化合物から成る薄膜であって、非単結 晶半導体層および薄膜のうちの少なくとも一方は少なく とも非単結晶半導体層に対してドナーとなる不純物を含 み、かつ、非単結晶半導体層と薄膜との間のエネルギー 障壁の高さはIII-V族化合物半導体基体と薄膜との間の エネルギー障壁の高さよりも低いものをオーミック電極 形成用積層体として形成し、その後に熱処理を行うよう にしていることにより、実用上デバイスに要求される特 性、すなわち熱安定性、低接触抵抗、表面の平坦性など の特性を満足するオーミック電極を容易に形成すること ができる。特に、熱処理により非単結晶半導体層が結晶 化されて結晶性半導体層が形成された後におけるこの結 晶性半導体層中には、ドナーとなる不純物が含まれて低 抵抗となることから、オーミック電極の接触抵抗の低減 を図ることができる。また、髙速で成膜を行うことがで きるスパッタリング法などにより容易に形成することが できる非単結晶半導体層を低エネルギー障壁の中間層と して用いているので、オーミック電極を高い生産性で形 成することができる。

50 【0028】この発明によるオーミック電極形成用積層

50

1300 1 0 0 0 1 1 1

体によれば、実用上デバイスに要求される特性を満足するオーミック電極を容易に形成することができる。

[0029]

【実施例】以下、この発明の実施例について図面を参照しながら説明する。なお、実施例の全図において、同一または対応する部分には同一の符号を付す。図1はこの発明の第1実施例によるオーミック電極の形成方法を示す。

【0030】この第1実施例においては、まず、図1A に示すように、n+型GaAs基板1上にフォトレジス トを塗布した後、このフォトレジストをフォトリソグラ フィー法によりパターニングし、形成すべきオーミック 電極に対応する部分に開口を有するレジストパターン2 を形成する。このフォトリソグラフィーにおける露光 は、例えば縮小投影露光装置(いわゆるステッパー)の ような光学式露光装置を用いて行われる。なお、このレ ジストパターン2の形成は、電子線レジストと電子ビー ムリソグラフィー法とを用いて行うようにしてもよい。 【0031】次に、図1Bに示すように、まず、例えば InAsをターゲットとして用いたスパッタリング法 (例えば、マグネトロンスパッタリング法) により非単 結晶 I n A s 層 3 を全面に形成し、引き続いて例えばス パッタリング法や電子ビーム蒸着法によりNi薄膜4、 WSi薄膜5およびW薄膜6を順次全面に形成する。こ こで、スパッタリング法、例えばマグネトロンスパッタ リング法により非単結晶 I n A s 層 3 を形成する場合に は、成膜室内を例えばベース圧力2×10-5Paに真空 排気した後、この成膜室内にArガスを例えば圧力3× 10-1Paまで導入し、このArガスをDC放電させ る。この場合の使用電力は例えば150Wである。ま た、成膜は例えば室温で行われる。このとき、成膜速度 は例えば7 n m/分である。なお、レジストパターン2 の厚さは、非単結晶InAs層3、Ni薄膜4、WSi 薄膜5およびW薄膜6の合計の厚さよりも十分に大きく なるように選ばれている。

【0032】次に、このようにして非単結晶InAs層3、Ni薄膜4、WSi薄膜5およびW薄膜6が形成されたn+型GaAs基板1を例えばアセトンのような有機溶剤に浸けてレジストパターン2を溶解除去することにより、このレジストパターン2上に形成された非単結晶InAs層3、Ni薄膜4、WSi薄膜5およびW薄膜6を除去する。これによって、図1Cに示すように、レジストパターン2の開口部に対応する部分におけるn+型GaAs基板1上にのみ非単結晶InAs層3、Ni薄膜4、WSi薄膜5およびW薄膜6が残される。

【0033】次に、これらの非単結晶InAs層3、Ni 薄膜4、WSi 薄膜5およびW薄膜6、すなわちオーミック電極形成用積層体が形成されたn+型GaAs基板1を、例えば一般的な電気炉による方法により例えば300℃で30分間熱処理を行った後、例えばRTA

(Rapid Thermal Annealing)法や一般的な電気炉による方法により例えば $700\sim800$ °Cで例えば数秒~数分間熱処理を行う。ここで、非単結晶 InAs B3の融点は約942°C、n+型GaAs基板1の融点は約1238°Cであり、いずれもこの熱処理の温度よりも十分に高い。また、この熱処理の際の雰囲気としては、例えばN2ガスや、微量のH2ガスを添加したN2ガスから成る雰囲気を用いる。この熱処理の結果、図1Dに示すように、オーミック電極7が形成される。

【0034】このようにして形成されるオーミック電極 7の詳細な構造は現在解析中であるが、このオーミック 電極7のうちのn+型GaAs基板1との接触部はn型 の結晶性 Inx Gal-x Asや結晶性NiAsから成っ ていることがわかっている。上述の熱処理によりこのよ うな構造が得られる機構について説明すると、次のよう になる。すなわち、まず、例えば300℃で30分間の 第1段階の熱処理により、n+型GaAs基板1上にN ix GaAs層が形成されるとともに、その上にNiA s から成る析出物を含む非単結晶 I n A s 層が形成され る。この場合、Nix GaAs層が形成される結果、n + 型GaAs基板1上の自然酸化膜が除去される。次 に、例えば700~800℃で数秒~数分間の第2段階 の熱処理により、非単結晶 I n A s 層が n + 型 G a A s 基板1上にエピタキシャル成長することにより結晶化さ れて結晶性ІпАѕ層が形成され、さらにこの結晶性І nAs層がn+型GaAs基板1と反応して結晶性In x Gal-x As層が形成される。ここで、この結晶性 I nx Ga1-x As層とn+型GaAs基板1とは、それ らの接触界面で少なくとも部分的に結晶格子が互いに整 合している。また、この第2段階の熱処理の際には、W Si薄膜5からドナーとなる不純物であるSiが上記の 結晶性 Inx Gal-x As層中に高濃度に拡散され、こ れによってこの結晶性 Inx Gal-x As層はn型化さ れて低抵抗化される。さらに、この結晶性 Inx Ga 1-x As層の形成と同時に、結晶性NiAs層がn+型 GaAs基板1上に形成される。なお、WSi薄膜5中 のSiは、n+型GaAs基板1中にも拡散され、少な くともオーミック電極7との接触部の n+ 型G a A s 基 板1の不純物濃度を増大させる。また、このオーミック 電極7の最上部はWから成っていることがわかってい

【0035】図2は、非単結晶InAs層3、WSi薄膜5およびW薄膜6の厚さをそれぞれ18nm、4nmおよび50nmに固定し、Ni薄膜4の厚さを20nm、23nmおよび25nm03水準に変え、これらの非単結晶InAs層3、Ni薄膜4、WSi薄膜5およびW薄膜6を形成した後、まず一般的な電気炉による方法により300で30分間熱処理を行ってから、RTA法により495~6550の範囲で温度を変えて1秒間熱処理を行うことにより形成したオーミック電極の接

20

14

【0036】図3は、非単結晶InAs層3、Ni薄膜4、WSi薄膜5およびW薄膜6から成るオーミック電極形成用積層体の形成直後における光学顕微鏡写真を示す。ただし、非単結晶InAs層3、Ni薄膜4、WSi薄膜5およびW薄膜6の厚さはそれぞれ18nm、23nm、4nmおよび50nmである。図3より、形成直後の状態におけるオーミック電極形成用積層体のモフォロジーは極めて良好であることがわかる。

【0037】図4は、非単結晶InAs層3、Ni薄膜4、WSi薄膜5およびW薄膜6から成るオーミック電極形成用積層体を形成してから300℃で30分間熱処理を行った後の状態におけるオーミック電極形成用積層体の光学顕微鏡写真を示す。図4より、この状態におけるオーミック電極形成用積層体のモフォロジーも極めて良好であることがわかる。

【0038】図5は、非単結晶InAs層3、Ni薄膜4、WSi薄膜5およびW薄膜6から成るオーミック電極形成用積層体を形成してから、まず300℃で30分間熱処理を行い、その後650℃で1秒間熱処理を行うことにより形成したオーミック電極の光学顕微鏡写真を示す。図5より、この方法により形成されたオーミック電極のモフォロジーは極めて良好であることがわかる。このように良好なモフォロジーが得られる理由は、WSi薄膜5の存在により、熱処理時に非単結晶InAs層3からInが電極表面側に拡散するのが防止されるためである。このWSi薄膜5の厚さは上述のように4nmと極めて小さいにもかかわらず、このようなInの拡散防止効果が得られることは注目に値する。

【0039】一方、比較のために、厚さ23nmの非単結晶InAs層、厚さ15nmのNi薄膜および厚さ34nmのW薄膜を順次積層した構造のオーミック電極形成用積層体を形成してから、まず300℃で30分間熱処理を行い、その後700℃で1秒間熱処理を行うことにより形成したオーミック電極の光学顕微鏡写真を図6に示す。図6より、この方法により形成されたオーミック電極のモフォロジーは、非単結晶InAs層からInが電極表面側に拡散した結果として、図5の場合と比べて極めて悪くなっていることが明らかである。

【0040】また、上述のオーミック電極7を形成した 後に試料を400℃で熱処理したときのこのオーミック 50

電極7の接触抵抗の経時変化、すなわちオーミック電極7の熱安定性を測定したところ、熱安定性は良好であることがわかった。このように良好な熱安定性が得られる理由は、このオーミック電極7中には、AuGe/Niを用いてオーミック電極を形成した場合にこのオーミック電極中に含まれるβ-AuGaのような低融点の化合物が含まれていないためである。

【0041】以上のように、この第1実施例によれば、 n+型GaAs基板1上に、非単結晶InAs層3、N i薄膜4、WSi薄膜5およびW薄膜6から成るオーミ ック電極形成用積層体を形成した後、例えば300℃で の第1段階の熱処理および例えば700~800℃での 第2段階の熱処理を行っていることにより、低接触抵抗 かつ低膜抵抗で表面の平坦性も良好でさらに熱安定性も 良好なオーミック電極7を容易に形成することができ る。このオーミック電極7は、図13に示す理想的なエ ネルギーバンド構造に近いエネルギーバンド構造を有す る。このオーミック電極7はまた、その最上部が高融点 金属であるWから成るため、バリアメタルを用いること なく、金属配線を直接接続することができる。さらに、 オーミック電極7の形成に用いられる非単結晶InAs 層3は、高速で成膜を行うことができるスパッタリング 法により形成しているので、このオーミック電極7を高 い生産性で形成することができる。

【0042】次に、この発明の第2実施例について説明する。この第2実施例によるオーミック電極の形成方法においては、第1実施例において用いた図1Cに示すようなオーミック電極形成用積層体の代わりに、図7に示すようなオーミック電極形成用積層体を用いる。この図7に示すオーミック電極形成用積層体が図1Cに示すオーミック電極形成用積層体と異なる点は、W薄膜6が形成されていないことである。その他のことは第1実施例と同様であるので、説明を省略する。

【0043】この第2実施例によっても、第1実施例と ほぼ同様な良好な特性を有するオーミック電極を容易に しかも髙い生産性で形成することができる。

【0044】次に、この発明の第3実施例について説明する。この第3実施例によるオーミック電極の形成方法においては、第1実施例において用いた図1Cに示すようなオーミック電極形成用積層体の代わりに、図8に示すようなオーミック電極形成用積層体を用いる。この図8に示すオーミック電極形成用積層体が図1Cに示すオーミック電極形成用積層体と異なる点は、WSi薄膜5が形成されておらず、その代わりに非単結晶InAs層3に対してドナーとなる不純物であるGeから成るGe薄膜8が形成されていることである。これに伴い、オーミック電極形成用積層体の形成後に行われる熱処理の際には、このGe薄膜8中のGeが非単結晶InAs層3などに拡散することになる。その他のことは第1実施例と同様であるので、説明を省略する。

40

16

【0045】この第3実施例によっても、第1実施例と ほぼ同様な良好な特性を有するオーミック電極を容易に しかも高い生産性で形成することができる。

【0046】次に、この発明の第4実施例について説明する。この第4実施例によるオーミック電極の形成方法においては、第1実施例において用いた図1Cに示すようなオーミック電極形成用積層体の代わりに、図9に示すようなオーミック電極形成用積層体を用いる。この図9に示すオーミック電極形成用積層体が図1Cに示すまが形成されておらず、その代わりにNi薄膜4中にSが形成されておらず、その代わりにNi薄膜4中にSi、Ge、Te、Snなどのドナーとなる不純物のうちの一種または二種以上が含まれていることである。これに伴い、オーミック電極形成用積層体の形成後に行われる熱処理の際には、このNi薄膜4中のドナーとなる不純物が非単結晶InAs層3などに拡散することになる。その他のことは第1実施例と同様であるので、説明を省略する。

【0047】この第4実施例によっても、第1実施例と ほぼ同様な良好な特性を有するオーミック電極を容易に しかも高い生産性で形成することができる。

【0048】次に、この発明の第5実施例について説明 する。この第5実施例によるオーミック電極の形成方法 においては、第1実施例において用いた図1Cに示すよ うなオーミック電極形成用積層体の代わりに、図10に 示すようなオーミック電極形成用積層体を用いる。この 図10に示すオーミック電極形成用積層体が図1Cに示 すオーミック電極形成用積層体と異なる点は、WSi薄 膜5が形成されておらず、その代わりに非単結晶InA s層3中にあらかじめSi、Ge、Te、Snなどのド ナーとなる不純物のうちの一種または二種以上が含まれ ていることである。この場合、オーミック電極形成用積 層体の形成後に行われる熱処理の際には、この非単結晶 InAs層3中に含まれるドナーとなる不純物が、最終 的に形成される結晶性 Inx Gal-x As 層中にドナー として含まれ、n型のInx Gai-x As層が形成され る。その他のことは第1実施例と同様であるので、説明 を省略する。

【0049】この第5実施例によっても、第1実施例と ほぼ同様な良好な特性を有するオーミック電極を容易に しかも高い生産性で形成することができる。

【0050】次に、この発明の第6実施例について説明する。この第6実施例においては、GaAs MESFETの製造プロセスにおけるオーミック電極の形成に第2実施例によるオーミック電極の形成方法を用い、かつ、オーミック電極の形成と同時にゲート電極をも形成する場合について説明する。

【0051】この第6実施例においては、まず、図11 Aに示すように、半絶縁性GaAs基板9中にドナーとなる不純物を選択的にイオン注入した後、熱処理を行う ことにより注入不純物を電気的に活性化して n型チャネル層 1 0 を形成する。

【0052】次に、図11Bに示すように、第1実施例で述べたと同様なリフトオフ法により、オーミック電極形成部に非単結晶InAs層3およびNi薄膜4から成る積層体を形成する。

【0053】次に、例えばスパッタリング法により全面にWSi薄膜を形成した後、このWSi薄膜上に、形成すべきゲート電極およびオーミック電極に対応した形状のレジストパターン(図示せず)をリソグラフィー法により形成し、このレジストパターンをマスクとしてWSi薄膜を例えばCF4/O2系のエッチングガスを用いた反応性イオンエッチング(RIE)法によりエッチングした後、レジストパターンを除去する。これによって、図11Cに示すように、オーミック電極形成部に、非単結晶InAs層3、Ni薄膜4およびWSi薄膜5から成るオーミック電極形成用積層体が形成されるとともに、WSi薄膜から成るゲート電極11が形成される。なお、上記のWSi薄膜を用いて配線を形成することも可能である。

【0054】次に、これらのゲート電極11およびオー ミック電極形成用積層体をマスクとしてn型チャネル層 10中にドナーとなる不純物を髙濃度にイオン注入した 後、オーミック電極の形成および注入不純物の電気的活 性化が可能な温度、例えば700~800℃の温度で熱 処理を行う。これによって、図11Dに示すように、第 1 実施例において述べたと同様にしてソース電極または ドレイン電極として用いられるオーミック電極12、1 3が形成されるとともに、これらのオーミック電極1 2、13とゲート電極11との間の部分におけるn型チ ヤネル層10中にn+型層14、15が、これらのゲー ト電極11およびオーミック電極12、13に対して自 己整合的に形成される。この場合、ソース電極としての オーミック電極12とゲート電極11との間の部分にお ける n型チャネル層 10中に形成された n+ 型層 14に より、ソース・ゲート間の直列抵抗の低減を図ることが できる。

【0055】この第6実施例によれば、ソース電極またはドレイン電極として用いて好適な良好な特性を有するオーミック電極12、13を容易に形成することができ、しかもこれらのオーミック電極12、13の形成に用いられるオーミック電極形成用積層体の形成時にゲート電極11を同時に形成することができる。これによって、GaAs MESFETの製造工程の簡略化を図ることができる。

【0056】以上、この発明の実施例につき具体的に説明したが、この発明は、上述の実施例に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。

| 【0057】例えば、上述の第1実施例~第6実施例に

おいて用いられたNi薄膜4の代わりに、Co薄膜を用いてもよい。

【0058】また、上述の第3実施例において用いられたGe薄膜8の代わりに、例えばSi薄膜を用いてもよい。

【0059】さらにまた、上述の第1実施例~第5実施例においては、オーミック電極形成用積層体をリフトオフ法により形成しているが、このオーミック電極形成用積層体は、n+型GaAs基板1の全面にこのオーミック電極形成用積層体を構成する層をスパッタリング法な 10 どにより順次形成した後にこれらをエッチング法によりオーミック電極の形状にパターニングすることにより形成するようにしてもよい。

【0060】さらに、上述の第1実施例~第5実施例においては、n+型GaAs基板1に対するオーミック電極の形成にこの発明を適用した場合について説明したが、例えばエピタキシャル成長などにより形成されたn+型GaAs層に対するオーミック電極の形成にこの発明を適用することも可能である。

[0061]

【発明の効果】以上述べたように、この発明によるオーミック電極の形成方法によれば、III-V族化合物半導体に対する、実用的に満足しうる特性を有するオーミック電極を容易にしかも高い生産性で形成することができる。また、この発明によるオーミック電極形成用積層体によれば、III-V族化合物半導体に対する、実用的に満足しうる特性を有するオーミック電極を容易に形成することができる。

【図面の簡単な説明】

【図1】この発明の第1実施例によるオーミック電極の 30 形成方法を説明するための断面図である。

【図2】この発明の第1実施例によるオーミック電極の 形成方法により形成されたオーミック電極の接触抵抗の 熱処理温度依存性の測定結果の一例を示すグラフであ ス

【図3】この発明の第1実施例によるオーミック電極の 形成方法において用いられるオーミック電極形成用積層 体の形成直後の状態を示す光学顕微鏡写真である。

【図4】この発明の第1実施例によるオーミック電極の 形成方法においてオーミック電極形成用積層体を形成し てから300℃で30分間熱処理を行った後の状態を示 す光学顕微鏡写真である。

【図5】この発明の第1実施例によるオーミック電極の 形成方法においてオーミック電極形成用積層体を形成し た後に300℃で30分間熱処理を行い、さらに650 ℃で1秒間熱処理を行うことにより形成されたオーミッ ク電極の光学顕微鏡写真である。

【図6】InAs/Ni/W構造のオーミック電極形成 用積層体を用いて形成されたオーミック電極の光学顕微 鏡写真である。

【図7】この発明の第2実施例によるオーミック電極の 形成方法において用いられるオーミック電極形成用積層 体を示す断面図である。

【図8】この発明の第3実施例によるオーミック電極の 形成方法において用いられるオーミック電極形成用積層 体を示す断面図である。

【図9】この発明の第4実施例によるオーミック電極の 形成方法において用いられるオーミック電極形成用積層 体を示す断面図である。

【図10】この発明の第5実施例によるオーミック電極 20 の形成方法において用いられるオーミック電極形成用積 層体を示す断面図である。

【図11】この発明の第6実施例によるGaAs MESFETの製造方法を説明するための断面図である。

【図12】オーミック電極材料としてAuGe/Niを用いる従来のオーミック電極の形成方法をGaAs JFETの製造プロセスにおけるオーミック電極の形成に用いた場合の問題点を説明するための断面図である。


【図13】理想的なオーミック電極のエネルギーバンド図である。

【図14】従来のオーミック電極の形成方法において用いられるInAs/Ni/W構造のオーミック電極形成用積層体を示す断面図である。


【符号の説明】

- 1 n+型GaAs基板
- 3 非単結晶 In As層
- 4 Ni薄膜
- 5 WSi薄膜
- 6 W薄膜
- 7 オーミック電極
- 0 8 Ge薄膜


【図7】





【図8】




【図1】












【図9】




【図10】



【図14】




【図2】




【図4】







【図3】






(13)

特開平07-094444


[図5]

【図 6 】





事 X


早期




【図11】












【図12】







フロントページの続き

(72) 発明者 奥 健夫

京都府京都市左京区吉田本町 京都大学工 学部金属加工学教室内

(72) 発明者 和田 勝

東京都品川区北品川6丁目7番35号 ソニー株式会社内

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

07094444 A

(43) Date of publication of application: 07.04.95

(51) Int. CI

H01L 21/28

H01L 21/203

H01L 21/266

(21) Application number: 05257657

(22) Date of filing: 21.09.93

(71) Applicant:

SONY CORP

(72) Inventor:

UCHIBORI CHIHIRO MURAKAMI MASANORI

OTSUKI AKIRA **OKU TAKEO WADA MASARU**

(54) FORMATION OF OHMIC ELECTRODE AND LAMINATED BODY USED THEREFOR

(57) Abstract:

PURPOSE: To provide an ohmic electrode having characteristics which can practically meet the requirements of a III-V compound semiconductor such as the GaAs semiconductor, etc.

CONSTITUTION: After forming a laminated body for forming ohmic electrode by successively forming a non-single crystal InAs layer 3, Ni thin film 4, WSi thin film 5, and W thin film 6 on an N⁺-type GaAs substrate 1 by using the sputtering method, etc., and patterning the films by lift-off, etc., an ohmic electrode 7 is formed by heat-treating the laminated body for 30 minutes at, for example, 300°C and, thereafter, for one second at, for example, 650°C.

COPYRIGHT: (C)1995,JPO

